라피더스, 2027년 2nm 양산 목표…홋카이도 단일 팹에 일본 반도체 미래 걸렸다

일본의 국가적 대표 기업인 라피더스는 최첨단 로직 반도체 분야에서 일본의 복귀를 홋카이도 치토세에 위치한 단일 팹에 걸고 있습니다. 이 회사는 2027년까지 2nm 공정의 대량 생산을 목표로 하고 있으나, 아직 대규모 생산 물량을 약속한 고객사는 확보하지 못한 상황입니다. 이는 수십 년 만에 등장한 일본의 새로운 최첨단 칩 제조업체인 라피더스가 직면한 가장 큰 과제 중 하나입니다.

지난해 4월 IIM-1 파일럿 라인 가동 이후, 라피더스는 일본 최초의 양산 등급 EUV 스캐너를 통해 웨이퍼를 처리했습니다. 또한, 7월에는 예상 전기적 특성을 달성한 2nm GAA(Gate-All-Around) 프로토타입을 성공적으로 제작했다고 발표했습니다. 지난 2월에는 2,676억 엔 규모의 자금 조달을 완료하며 일본 정부가 최대 주주로 등극했습니다.

IIM-1(Innovative Integration for Manufacturing)은 2023년 9월 치토세 비비 지역에 착공되었으며, 클린룸은 2024년에 완공되었습니다. ASML은 2024년 12월 일본 최초의 양산 등급 EUV 시스템인 TWINSCAN NXE:3800E를 납품했으며, 이 장비는 지난해 4월 1일 첫 노광 작업을 완료했습니다. 라피더스는 초기 월 6,000장 수준의 웨이퍼 생산량에서 1년 이내에 약 25,000장으로 4배 증대하는 것을 목표로 하고 있으며, 이를 통해 웨이퍼당 비용을 절감할 계획입니다.

치토세에 위치한 IIM-1은 웨이퍼 세척에 필요한 풍부한 물, 냉각 부하를 줄이는 서늘한 기후, 그리고 풍력, 태양광, 수력 등 일본에서 가장 강력한 재생 에너지 잠재력을 제공합니다. 지역 및 현 당국은 도마코마이, 치토세, 이시카리를 아우르는 반도체 클러스터를 구축하려는 '홋카이도 밸리' 이니셔티브 아래 이 프로젝트를 중심으로 조직되었습니다.

라피더스의 2nm 노드는 2021년 IBM이 발표한 2nm 공정에서 파생된 GAA 나노시트 설계입니다. 이는 2022년 12월 체결된 파트너십의 결과물로, 라피더스 엔지니어들은 뉴욕 올버니 나노테크 콤플렉스에서 IBM과 협력하여 이 기술을 습득했습니다. IBM에 따르면, 2023년과 2024년에 걸쳐 150명 이상의 라피더스 엔지니어가 올버니에 파견되어 기술을 익혔으며, 이 중 약 80명이 치토세로 돌아와 공정 생산화를 위한 작업을 진행했습니다.

라피더스가 내세우는 차별점은 제조 흐름에 있습니다. IIM-1은 'Rapid and Unified Manufacturing Service'라는 이름으로 단일 웨이퍼 전면부(front-end) 공정을 운영하며, 웨이퍼별 데이터를 AI 모델에 입력하여 수율 학습을 가속화하고 생산 주기를 단축할 것이라고 주장합니다. 이는 TSMC와 삼성전자가 사용하는 배치(batch) 처리 방식과 대비되는 접근 방식입니다. 2nm 공정 설계 키트(PDK)는 올해 1분기 초기에 고객사들에게 제공되었으나, 라피더스는 아직 구체적인 수율 수치를 공개하지 않았습니다.

이 프로그램은 웨이퍼 생산을 넘어 후공정까지 확장됩니다. 일본 신에너지·산업기술종합개발기구(NEDO)는 2026 회계연도 예산에서 2nm 세대 반도체를 위한 칩렛 및 패키지 설계 및 제조 기술에 자금을 지원할 예정입니다. 라피더스는 장기 로드맵의 일환으로 패널 레벨 유리 기판 패키징도 구상하고 있으며, 이는 인텔과 삼성전자가 취하는 통합 접근 방식을 반영하는 것입니다.

라피더스의 2월 자금 조달은 총 2,676억 엔(약 17억 달러) 규모로, 정보처리추진기구(IPA)를 통한 정부 자금 1,000억 엔과 32개 민간 기업으로부터의 1,676억 엔으로 구성되었습니다. 이 정부 투자는 2025년 일본 보조금법 개정으로 가능해진 것으로, 일본 정부는 라피더스의 최대 단일 주주가 되었으며, 주식 이전 및 기술 파트너십 등 주요 결정에 대한 거부권을 행사할 수 있는 황금주(golden share)를 보유하게 되었습니다.

코이케 아츠요시 CEO는 2월에 60개 이상의 기업과 논의 중이며, 약 10개 기업에 예비 가격 견적을 발행했다고 밝혔습니다. 트렌드포스(TrendForce) 보도에 따르면 IBM과 캐나다 RISC-V 가속기 스타트업 텐스토렌트(Tenstorrent)가 논의 대상에 포함되어 있습니다. 그러나 이러한 논의가 라피더스에 필요한 대규모 물량 주문으로 이어지지는 않고 있으며, 라피더스의 비용 모델은 25,000장 웨이퍼 생산량 달성에 달려 있습니다. 라피더스는 자체 개발한 2nm 칩이 일본의 현재 주류 부품보다 약 10배 더 비쌀 수 있다고 언급했으며, 이 프리미엄은 생산량이 늘어나야만 줄어들 것입니다.

라피더스의 모든 생산 기반이 단일 IIM-1 시설에 집중되어 있어, 계획대로 진행되지 않을 경우 다각화나 대체 시설이 없다는 위험을 안고 있습니다. 일본은 남부 규슈 구마모토에 TSMC의 JASM 합작 투자를 통해 성숙 공정(12nm, 16nm, 22nm, 28nm)을 확보하고 있지만, 라피더스는 최첨단 공정 분야에서 모든 실행 리스크를 짊어지고 있습니다. 라피더스는 2nm 라인 가동과 동시에 2026년 1.4nm 공정 개발을 시작하고 2027년 1.4nm 팹 건설을 시작하여 2029년경 양산을 목표로 하는 야심찬 계획을 가지고 있습니다. 트렌드포스와 닛케이(Nikkei)가 인용한 수치에 따르면, 라피더스의 총 평생 투자액은 7조 엔을 초과할 것으로 예상되며, 안정적인 2nm 생산에만 약 5조 엔이 필요할 것으로 보입니다. 라피더스는 2023년 4월 imec의 핵심 파트너 프로그램에 참여하여 벨기에 연구소의 파일럿 라인에 접근할 수 있게 되었으며, imec은 1.4nm 단일 패터닝 레이어에 하이-NA EUV가 필요하다는 입장을 밝히고 있습니다.